PGY-UFS3.X-PA PWMG1からHSG4Bまでのデータレートおよび2つのTX、2つのRXレーンのデコードに対応 。 アクティブプローブは、テスト中のデバイス(DUT)上で最小電気装荷を有し、DUTの性能に影響を与えることなくプロトコルデータをキャプチャします。 PGY-UFS3.X-PA プロトコルアナライザは2つのレーンデータをサポートできます。 オンザフライでの UniPro と UFS の包括的なデコードにより、ホストとデバイス間の通信の検証が可能になります。

PGY-UFS3.X-PA、UFSプロトコルアナライザにより、設計およびテストエンジニアはUFSホストおよびデバイス通信への深い洞察を得ることができます。 MPHY/UniPro/UFSパケットベースのトリガーにより、特定のプロトコルデータのキャプチャと分析が可能になります。 PGY-UFS3.X-PA プロトコルアナライザは、瞬時に、MPHY、UniProとUFS層に相関を持つUFS層、UniPro層とMPHY層のデコードを提供します。

特徴

製品の特徴は次のようです。

• バージョンMPHY 4.0、UniPro 1.8およびUFSバージョン2.1 / 3.1に対応。
• PWM G1~G7およびHS G1,2,3,4AおよびBシリーズをサポート・1/2データレーン（2 TXと2 RX）に対応。
• ホストコンピュータへのプロトコルデータの連続ストリーミングを使用して非常に大きなデータをキャプチャするための柔軟性。
• ハードウェアベースの循環バッファ。
• 8GBバッファから選択したデータをデコードするための柔軟性。
• 半田付けられたアクティブプローブは、高い信号忠実度を提供します。
• MPHY、UniPro、およびUFSレイヤーでのデコード。
• MPHY、UniPro、UFSレイヤパケットコンテンツに基づくトリガー。
• PWMおよびHSデータレートの速度でのトリガーをサポートします。
• トリガーイベントでのトリガーアウト信号は、オシロスコープなどの他の機器のトリガーを可能にします。
• USB3.0またはギガビットイーサネットインターフェースを使用したホストシステムへのインタフェース。
• GbEインタフェースを使用してハードウェアファームウェアをアップグレードする柔軟性により、FPGAファームウェアの簡単なフィールドアップグレードが可能。
• デコードされたデータパケットは、さらなる分析のためにtxtファイルにエクスポートすることができます。
• PGY-UFS3.0-PA プロトコルアナライザは軽量で、オンサイト/フィールドテスト用に展開できます。