임베디드 인터페이스 데이터시트에 대한 논리 분석기

PGY-LA-EMBD는 엔지니어들이 임베디드 설계에서 I2C, SPI, I3C, SPMI, RFFE 및 UART 인터페이스의 타이밍 문제를 디버그하고 동시에 프로토콜 분석을 수행할 수 있는 업계 최초의 논리 분석기 이를 통해 디자이너는 회로 수준 및 시스템 레벨 문제를 신속하게 디버그 할 수 있습니다.

PGY-LA-EMBD는 1GS/초 비동기(타이밍) 데이터와 100Mhz 동기(상태) 데이터 캡처를 제공하여 디지털 설계 문제를 해결하는 데 이상적인 디버그 도구입니다. 디자이너는 이제 설치 및 보류 시간 문제를 쉽게 분석 할 수 있습니다 결함 및 동기식 데이터 활동은 프로토콜 문제를 분석하는 것과는 별도로.
현재 생성 임베디드 설계자는 I2C, SPI 및 UART와 같은 여러 인터페이스에서 데이터를 수집하여 설계의 최적 성능을 얻기 위해 프로세스해야합니다. 임베디드 디자인 팀은 제품의 의도 된 목표를 달성하기 위해 적시에 조치를 취해야합니다. PGY-LA-EMBD는 I2C, SPI 및 UART 버스를 동시에 해독하고 프로토콜 활동을 표시합니다
타임스탬프 정보 시간으로 PGY-LA-EMBD는 하드웨어 및 임베디드 소프트웨어 통합 문제를 디버깅하고 소프트웨어 성능을 최적화하는 이상적인 악기입니다.
여러 마커를 사용하면 설계자의 핵심인 스마트 델타 측정이 가능합니다. 확대 / 축소는 사용자가 신호의 특정 영역을 볼 수 있습니다.

특징

• 프로토콜 및 로직 분석 기능이있는 16 개의 채널.
• 1GS / Sec 타이밍 (비동기) 분석
• 100MHz State (Synchronous) Analysis
• UART, SPI, I3C, SPMI, RFFE 및 I2C 의 동시 프로토콜 분석.
• 자세한 트리거 기능 : 자동, 패턴, 프로토콜 인식 (UART, SPI, I3C, SPMI, RFFE 및 I2C) 및 타이밍 (펄스 폭 및 지연).
• 프로토콜에서 데이터의 스마트 스트리밍. USB3 인터페이스를 사용하여 긴 지속 시간 캡처를 위해 컴퓨터를 호스팅하는 분석기.
• 그래픽 사용자 인터페이스를 사용하기 쉬운 혁신적입니다.
• 프로토콜 패킷의 오류 분석
• 타이밍, 파형, 목록 및 프로토콜 목록보기 뷰 제공
• 프로토콜 디코딩 된 데이터에 능력 대한 상세 필터링 기능
• PDF 및 CSV 보고서 형식.
• API 지원하다.

쉬운 배열

 

사용자는 Logic Analysis(LA) 모드 또는 Protocol Analysis(PA) 모드 또는 결합(LA+PA) 모드를 선택하여 내장 인터페이스에 대한 Logic Analyzer를 쉽게 구성할 수 있습니다. 이를 통해 제품을 쉽고 빠르게 구성하고 로직 분석(상태 분석, 타이밍 분석) 또는 프로토콜 디코딩 또는 둘 다에서 복잡한 문제를 시스템 수준에서 확인할 수 있습니다. 저장 및 호출 기능을 사용하면 설계자가 사용자 지정 설정 세부 정보를 불러올 수 있습니다.

다중 보기

다중 도메인 보기는 지원되는 모든 인터페이스의 상태, 시간 및 프로토콜 활동에 필요한 전체 보기를 제공합니다. 사용자는 타이밍, 논리 및 프로토콜 디코드 보기를 볼 수 있도록 분석기를 쉽게 설정하여 설계를 쉽게 파악할 수 있습니다. 사용자는 설정 메뉴에서 다른 트리거 조건을 설정하여 특정 이벤트의 타이밍 및 프로토콜 활동을 캡처할 수 있습니다. 디코딩된 결과는 자동 상관 관계가 있는 타이밍, 논리 및 프로토콜 목록 창에서 볼 수 있습니다. 이러한 포괄적인 정보 보기를 통해 업계 최고 수준으로 만들 수 있으며, 내장된 인터페이스 프로토콜 활동을 디버깅하고 타이밍 문제를 분석할 수 있는 사용하기 쉬운 솔루션을 제공합니다. 여러 커서를 사용하여 설계자는 설계 성능의 세부 사항을 살펴볼 수 있습니다.

타이밍 보기

 

타이밍 뷰는 PGY-LA-EMBD의 고유한 기능으로, 설계자는 자신의 신호 타이밍 정보에 대한 자세한 통찰력을 얻을 수 있습니다. 타이밍 보기에서는 내부 클럭 신호를 사용하여 파형을 표시합니다. 유연한 샘플링 속도 선택을 통해 설계자는 설계 기능에 문제를 일으킬 수 있는 글리치를 조사할 수 있습니다. 그룹화 기능을 사용하면 설계자가 다양한 관련 신호를 그룹화하여 더 잘 보고 분석할 수 있습니다. 마커 및 확대/축소 기능을 사용하면 모든 타이밍 오류를 쉽게 분석할 수 있습니다. 캡처된 데이터 레코드의 모든 지점을 분석할 수 있으므로 긴 캡처 기간에 걸쳐 쉽게 디버그 및 분석할 수 있습니다.

상태 보기/파형 목록 보기

 

국가 경치는 실제 신호 행동을 관찰로 설계자들에게 도움을 준다. 장치 시계를 기준으로 하여 시계 및 데이터 신호 플롯을 버스 다이어그램과 함께 제공합니다. 신호를 그룹화하면 설계자가 신호를 함께 볼 수 있는 유연성을 확보할 수 있습니다. 모든 신호는 설정 및 유지 시간, 펄스 폭, 누락된 데이터 등을 조사하는 데 도움이 되는 시간 상관 관계가 있습니다. 이는 디자이너들이 코드를 최적화하려고 할 때 디지털 디자인에 매우 중요한 요소입니다.

프로토콜 디코드 보기

 

Protocol Activity 창은 각 상태의 디코딩된 패킷 정보와 패킷에 오류 정보가 있는 모든 패킷 세부 정보를 제공합니다. 이를 통해 설계 팀은 시스템 수준의 통찰력을 얻을 수 있습니다. 개별 프로토콜은 선택된 인터페이스를 기반으로 창을 해독하여 설계 팀이 쉽게 볼 수 있도록 합니다. 프로토콜 목록 창에서 선택한 프레임은 타이밍보기에서 자동 상관되어 패킷의 타이밍 정보를 볼 수 있습니다. 설계자가 동일한 내용을 쉽게 알 수 있도록 프로토콜 오류가 강조 표시됩니다.

강력한 트리거 기능

PGY-LA-EMBD는 자동, 패턴, 프로토콜 인식 및 타이밍 파라미터 트리거 기능을 지원합니다. 사용자는 모든 프로토콜 패킷에 트리거할 수 있습니다. 포괄적인 트리거는 다양한 조건을 모니터링할 수 있는 유연성을 제공합니다.

해석학

다양한 프로토콜에 대한 상세 분석을 통해 보다 나은 분석을 가능하게 하고 설계자에게 추가적인 통찰력을 제공합니다.

보고서

보고서는 PDF 또는 CSV 형식으로 생성될 수 있으며, 회사의 이름, 로고, 테스터 이름, 날짜 및 시간과 같은 모든 신호 정보, 플롯 및 사용자 지정 세부 정보에 대한 세부 정보를 포함하여 설계자가 모든 세부 정보를 문서화하고 보고서를 공유할 수 있도록 할 수 있습니다.

 

 

설명서